Family list
1 family member for:
JP10319431
Derived from 1 application.



1 THIN FILM TRANSISTOR ARRAY SUBSTRATE Publication info: JP10319431 A - 1998-12-04

Data supplied from the esp@cenet database - Worldwide

THIN FILM TRANSISTOR ARRAY SUBSTRATE

Publication number: JP10319431 Publication date: 1998-12-04

Inventor:

NAKAGAWA NAOKI

Applicant:

ADVANCED DISPLAY KK

Classification:

- international:

G02F1/136; H01L21/336; H01L29/786; G02F1/13;

H01L21/02; H01L29/66; (IPC1-7): G02F1/136;

H01L21/336; H01L29/786


- european:

Application number: JP19970125551 19970515 Priority number(s): JP19970125551 19970515

Report a data error here

Abstract of JP10319431

PROBLEM TO BE SOLVED: To provide a TFT array substrate capable of obtaining a liquid crystal display device which has a large-sized screen, is of high definition and is of a high open-ratio without lowering the display quality. SOLUTION: This thin film transistor array substrate is a TFT array substrate provided with a transparent insulating substrate, plural gate wirings 7a, 7b, a gate insulating film. plural source wirings 3, an TFT, a pixel electrode 11, a protective film and a holding capacitance, in the substrate, the source wirings 3 and a gate electrode 2 are formed by allowing a high melting point metal film to be patterned and the gate wirings 7a, 7b, a source electrode 8 and a drain electrode 9 are formed by allowing one between a singler layer film consisting of a low resistance metal and a multilayer film including the layer of the low resistance metal to be patterned. Moreover, the pixel electrode 11 is formed on the protective film and the gate electrode 2 and the gate wirings 7a, 7b, the source electrode 8 and the source wirings 3 and the pixel electrode 11 and the drain electrode 9 are respectively connected through contact holes electrically.



Data supplied from the esp@cenet database - Worldwide

(12)公開特許公報 (A)

(19)日本国特許庁(JP)

(11)特許出願公開番号

特開平10-319431

(43)公開日 平成10年(1998)12月4日


(51) Int. C1. 6 G02F 1/136 H01L 29/786 21/336	識別記号 500		F I G02F 1/136 500 H01L 29/78 612 C 616 S 616 U 623 A	
		審査請求	未請求 請求項の数8 OL (全7頁)	最終頁に続く
(21)出願番号	特願平9-125551		(71)出願人 595059056 株式会社アドバンスト・ディ	スプレイ
(22)出願日	平成9年(1997)5月15日		熊本県菊池郡西合志町御代志997番地 72)発明者 中川 直紀 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内	
			(74)代理人 弁理士 朝日奈 宗太 (外	

(54) 【発明の名称】薄膜トランジスタアレイ基板

(57)【要約】

【課題】 表示品質の低下なしに、大画面で高精細な高 開口率の液晶表示装置をうることができるTFTアレイ 基板を提供する。

【解決手段】 透明な絶縁性基板と、複数のゲート配線 7 a、 7 bと、ゲート絶縁膜と、複数のソース配線 3 と、TFTと、画素電極 1 1 と、保護膜と、保持容量とを有してなるTFTアレイ基板であって、ソース配線 3 およびゲート電極 2 が、高融点金属膜がパターニングされることにより形成され、ゲート配線 7 a、 7 b、ソース電極 8 およびドレイン電極 9 が、低抵抗金属からちの 1 つがパターニングされることにより形成され、画素電極 1 1 が保護以上に形成され、ゲート電極 2 およびゲート配線 7 a、 7 bと、ソース電極 8 およびソース配線 3 と、画素電極 1 1 およびドレイン電極 9 とが、それぞれコンタクトホールを介して電気的に接続されてなる。



1

【特許請求の範囲】

【請求項1】 透明な絶縁性基板と、該絶縁性基板上に 並設された複数のゲート配線と、ゲート絶縁膜を介して ゲート配線に交差する複数のソース配線と、ゲート配線 およびソース配線の交差部に設けられた、ドレイン電 極、ソース電極およびゲート電極を含んでなる薄膜トラ ンジスタと、前記ドレイン電極に接続された透明な導電 膜からなる画素電極と、前記ゲート電極、ドレイン電極 およびソース電極上を覆う保護膜とを有してなる薄膜ト ランジスタアレイ基板であって、前記ソース配線および 10 ゲート電極が、絶縁性基板上に堆積された高融点金属膜 がパターニングされることにより形成され、前記ゲート 配線、ソース電極およびドレイン電極が、ゲート絶縁膜 上に堆積された低抵抗金属からなる単層膜および低抵抗 金属の層を含む多層膜のうちの1つがパターニングされ ることにより形成され、前記画素電極が保護膜上に形成 され、前記ゲート電極とゲート配線とが第1のコンタク トホールを介して電気的に接続され、前記ソース電極と ソース配線とが第2のコンタクトホールを介して電気的 に接続され、前記画素電極とドレイン電極とが第3のコ 20 た透明な導電膜からなる画素電極と、前記ゲート電極、 ンタクトホールを介して電気的に接続されてなる薄膜ト ランジスタアレイ基板。

【請求項2】 前記画素電極が、ソース配線およびゲー ト配線の一部にオーバーラップされてなる請求項1記載 の薄膜トランジスタアレイ基板。

【請求項3】 前記ゲート絶縁膜の材料が酸化シリコン およびチッ化シリコンのうちの1つである請求項1記載 の薄膜トランジスタアレイ基板。

【請求項4】 前記保護膜が絶縁性を有する無機化合物 および有機化合物のうちの1つからなる単層膜、ならび 30 に無機化合物および有機化合物からなる多層膜のうちの 1つである請求項1記載の薄膜トランジスタアレイ基 板。

【請求項5】 前記無機化合物が酸化シリコンおよびチ ッ化シリコンのうちの1つである請求項4記載の薄膜ト ランジスタアレイ基板。

【請求項6】 前記高融点金属膜の材料が、クロム、モ リプデン、アルミニウム、タンタルおよびタングステン のうちの少なくとも1つである請求項1記載の薄膜トラ ンジスタアレイ基板。

【請求項7】 前記単層膜の材料がアルミニウムを含む 合金である請求項1記載の薄膜トランジスタアレイ基 板。

【請求項8】 前記多層膜の材料が、クロム、モリブデ ン、タンタルおよびタングステンのうちの少なくとも1 つ、ならびにアルミニウムである請求項1記載の薄膜ト ランジスタアレイ基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置に用 50 著しく低下するという問題がある。

いられる薄膜トランジスタアレイ基板に関するものであ

[0002]

【従来の技術】液晶表示装置は、通常、薄膜トランジス 夕(以下、「TFT」という)を含んでなる薄膜トラン ジスタアレイ基板(以下、「TFTアレイ基板」とい **う)と、カラーフィルタ、ブラックマトリクスおよび対** 向電極を含んでなる対向基板と、TFTアレイ基板およ び対向基板間に挟持された液晶などの表示材料を含む層 (以下、「液晶層」ともいう)とからなり、該表示材料 に選択的に電圧が印加されうるように構成されている。 なお、前記液晶表示装置の表示部には複数の画素がマト リクス状に形成されてなる。

【0003】前記TFTアレイ基板は、透明な絶縁性基 板と、該絶縁性基板上に並設された複数のゲート配線 と、ゲート絶縁膜を介してゲート配線に交差する複数の ソース配線と、ゲート配線およびソース配線の交差部に 設けられた、ドレイン電極、ソース電極およびゲート電 極を含んでなるTFTと、前記ドレイン電極に接続され ドレイン電極およびソース電極上を覆う保護膜とを有し

【0004】つぎに、逆スタガ型TFTを含んでなるT FTアレイ基板を形成する際に生じる問題点について説 明する。まず、透明な絶縁性基板たるガラス基板上にゲ ート配線およびゲート電極を同時に形成したのち、ゲー ト絶縁膜とTFT中に含まれる半導体層とを順次形成す る。さらに、ソース配線、ソース電極およびドレイン電 極を同時に形成したのち、画素電極を形成する。したが って、ゲート配線をアルニミウムなどの低抵抗金属を用 いて形成することが困難である。すなわち、アルニミウ ムなどの低抵抗金属を用いたばあい、ゲート絶縁膜を形 成するための処理中の熱履歴によりヒルロックが発生 し、ゲート配線と、TFTアレイ基板中に含まれる導電 性の構成要素(たとえばソース配線)とのあいだで短絡 が発生し、TFTアレイ基板を形成する際の歩留まりが 低下するという問題が生じる。したがって、TFTアレ イ基板の製造工程に、ゲート配線と他の導電性の構成要 素とのあいだの絶縁性を保つためにゲート配線を陽極酸 40 化膜で覆う工程などを追加することが必要となる。

【0005】また、対向基板中に含まれるブラックマト リクスは、液晶層に正常に電圧が印加されていない領域 から他の領域への光の透過(クロストーク)、およびT FTアレイ基板のTFTが形成される部分(以下、「T FT部」という)への外部からの光の入射を防ぐために 形成されるものである。従来の液晶表示装置において は、TFTアレイ基板および対向基板を重ね合わせる際 の精度(以下、「重ね合わせ精度」という)が数μπと 大きいため、ブラックマトリクスにより画素の開口率が

【0006】従来のTFTアレイ基板では、画素の高開 口率化のために、ソース配線と画素電極とが部分的に対 向するように形成され、ソース配線にプラックマトリク スとしての機能ももたせている。図7は、従来のTFT アレイ基板の一例を示す平面説明図である。図8は、図 7のE-E線断面を示す説明図であり、TFT部の断面 が示されている。図9は、図7のF-F線断面を示す説 明図であり、ソース配線の断面が示されている。図7~ 図9において、21は絶縁性基板、22はゲート配線、 23は陽極酸化膜、24はゲート絶縁膜、25は半導体 10 層を構成するノンドープアモルファスシリコン層、26 は半導体層を構成するリンドープアモルファスシリコン からなるコンタクト層、27はソース配線、28はドレ イン電極、29は保護膜、30は画素電極を示す。な お、図7には、絶縁性基板21、陽極酸化膜23、ゲー ト絶縁膜24、コンタクト層26、保護膜29は示され ていない。また、図8および図9に示される絶縁性基板 21の厚さは、実際は、絶縁性基板21上に形成される 他の構成要素の厚さに比べて非常に厚い。さらに、図 7、図8および図9において、ゲート配線22およびソ 20 ース配線27のうち、TFTを構成する部分をゲート電 極およびソース電極とする。

【0007】つぎに、従来のTFTアレイ基板の製法に ついて説明する。まず、絶縁性基板21上にアルミニウ ムなどの金属材料を堆積させ、パターニングしゲート配 線22を形成する。さらに、ゲート配線22の端子部分 を除いて、ゲート配線22上に陽極酸化膜23を形成す る。ついで、ゲート絶縁膜24、ノンドープアモルファ スシリコンからなる層およびリンドープアモルファスシ ルファスシリコンからなる層およびリンドープアモルフ ァスシリコンからなる層をアイランド状にパターニング して、ノンドープアモルファスシリコン層25およびコ ンタクト層26を形成したのち、ソース配線27および ドレイン電極28を形成する。そののち、コンタクト層 26のうち、ソース配線27およびドレイン電極28と のチャネル部として必要な部分以外を除去したのち、保 護膜29を形成する。最後に、透明の導電膜からなる画 素電極30をソース配線27と一部が重なるように形成 する。なお、画素電極30とドレイン電極28とは、保 40 ホールを介して電気的に接続されてなるものである。 護膜29に設けられたコンタクトホール31を介して電 気的に接続されている。

[0008]

【発明が解決しようとする課題】従来のTFTアレイ基 板は、製造工程にゲート配線を陽極酸化膜で覆う工程が 含まれるため、大画面でかつ高精細な液晶表示装置を形 成するばあい、TFTアレイ基板の製造工程が複雑にな るという問題がある。また、画素電極およびソース配線 間に形成される絶縁膜が保護膜の一層のみであるため、 画素電極およびソース配線間で形成される重なり容量が 50 大きいという問題や、画素電極とソース配線との短絡に より歩留まりの低下が生じるという問題がある。また、 画素電極とソース配線のあいだで形成される重なり容量 を小さくするために、保護膜の膜厚を大きくしたりする 必要があり、生産性の面でも問題がある。

【0009】さらに、従来のTFTアレイ基板は、画素 電極とソース電極との一部を互いに対向させてプラック マトリクスを形成しているので、画素電極が形成される 位置とソース電極が形成される位置との位置合わせを厳 密に行うことが必要になり製造工程が複雑となるという 問題がある。また、ソース配線に歪みが生じたばあい、 各画素ごとの開口率が異なり輝度傾斜が大きくなり、液 晶表示装置の表示特性が劣化するという問題がある。

【0010】本発明はかかる問題を解決するためになさ れたものであり、輝度ムラ、クロストークなどによる表 示品質の低下なしに、大画面で高精細な高開口率の液晶 表示装置をうることができるTFTアレイ基板を提供す ることを目的とする。

[0011]

【課題を解決するための手段】本発明のTFTアレイ基 板は、透明な絶縁性基板と、該絶縁性基板上に並設され た複数のゲート配線と、ゲート絶縁膜を介してゲート配 線に交差する複数のソース配線と、ゲート配線およびソ ース配線の交差部に設けられた、ドレイン電極、ソース 電極およびゲート電極を含んでなる薄膜トランジスタ と、前記ドレイン電極に接続された透明な導電膜からな る画素電極と、前記ゲート電極、ドレイン電極およびソ 一ス電極上を覆う保護膜とを有してなる薄膜トランジス タアレイ基板であって、前記ソース配線およびゲート電 リコンからなる層を形成する。そして、ノンドープアモ 30 極が、絶縁性基板上に堆積された高融点金属膜がパター ニングされることにより形成され、前記ゲート配線、ソ ース電極およびドレイン電極が、ゲート絶縁膜上に堆積 された低抵抗金属からなる単層膜および低抵抗金属の層 を含む多層膜のうちの1つがパターニングされることに より形成され、前記画素電極が保護膜上に形成され、前 記ゲート電極とゲート配線とが第1のコンタクトホール を介して電気的に接続され、前記ソース電極とソース配 線とが第2のコンタクトホールを介して電気的に接続さ れ、前記画素電極とドレイン電極とが第3のコンタクト

> 【0012】また、前記画素電極が、ソース配線および ゲート配線の一部にオーバーラップされてなるものであ

> 【0013】また、前記ゲート絶縁膜の材料が酸化シリ コンおよびチッ化シリコンのうちの1つである。

> 【0014】また、前記保護膜が絶縁性を有する無機化 合物および有機化合物のうちの1つからなる単層膜、な らびに無機化合物および有機化合物からなる多層膜のう ちの1つである。

> 【0015】さらに、前記無機化合物が酸化シリコンお

よびチッ化シリコンのうちの1つである。

【0016】また、前記高融点金属膜の材料が、クロ ム、モリブデン、アルミニウム、タンタルおよびタング ステンのうちの少なくとも1つである。

5

【0017】また、前記単層膜の材料がアルミニウムを 含む合金である。

【0018】また、前記多層膜の材料が、クロム、モリ ブデン、タンタルおよびタングステンのうちの少なくと も1つ、ならびにアルミニウムである。

[0019]

【発明の実施の形態】本発明のTFTアレイ基板は、透 明な絶縁性基板と、該絶縁性基板上に並設された複数の ゲート配線と、ゲート絶縁膜を介してゲート配線に交差 する複数のソース配線と、ゲート配線およびソース配線 の交差部に設けられた、ドレイン電極、ソース電極およ びゲート電極を含んでなるTFTと、前記ドレイン電極 に接続された透明な導電膜からなる画素電極と、前記ゲ ート電極、ドレイン電極およびソース電極上を覆う保護 膜とを有してなる。前記ソース配線およびゲート電極 ングされることにより形成され、前記ゲート配線、ソー ス電極およびドレイン電極は、ゲート絶縁膜上に堆積さ れた低抵抗金属からなる単層膜および多層膜のうちの1 つがパターニングされることにより形成され、前記画素 電極は保護膜上に形成される。さらに、前記ゲート電極 とゲート配線とは第1のコンタクトホールを介して電気 的に接続され、前記画素電極とドレイン電極とは第2の コンタクトホールを介して電気的に接続され、前記ソー ス電極とソース配線とは第3のコンタクトホールを介し て電気的に接続される。

【0020】つぎに、図面を参照しながら本発明のTF Tアレイ基板の実施の形態について説明する。

【0021】実施の形態1. 図面を参照しながら、本発 明のTFTアレイ基板の実施の形態1について説明す る。図1は、本発明のTFTアレイ基板の一実施の形態 を示す平面説明図である。図2は、図1のA-A線断面 を示す説明図であり、TFT部の断面が示されている。 図3は、図1のB-B線断面を示す説明図であり、ゲー ト配線の断面が示されている。図4は、図1のC-C線 断面を示す説明図であり、ソース配線の断面が示されて 40 いる。図1~図4において、1は絶縁性基板、2はゲー ト電極、3はソース配線、4はゲート絶縁膜、5は半導 体層を構成するノンドープアモルファスシリコン層、6 は半導体層を構成するリンドープアモルファスシリコン からなるコンタクト層、7a、7bはゲート配線、8は ソース電極、9はドレイン電極、10は保護膜、11は 画素電極を示す。なお、図1には、絶縁性基板1、ゲー ト絶縁膜4、コンタクト層6、保護膜10は示されてい ない。また、図2、図3および図4に示される絶縁性基 板1の厚さは、実際は、絶縁性基板1上に形成される他 50

の構成要素の厚さに比べて非常に厚い。

【0022】つぎに、本実施の形態のTFTアレイ基板 の製法について説明する。まず、絶縁性基板1上に、髙 融点金属膜として、クロムからなる単層膜、またはクロ ムおよびアルミニウムからなる多層膜を形成しパターニ ングして、ゲート電極2およびソース配線3を形成す る。さらに、酸化シリコン(SiOi)またはチッ化シ リコン(SiNx、xは正の整数である)からなるゲー ト絶縁膜4、ノンドープアモルファスシリコンからなる 10 層、およびリンドープアモルファスシリコンからなる層 を形成する。ついで、ノンドープアモルファスシリコン からなる層およびリンドープアモルファスシリコンから なる層をアイランド状にパターニングして、ノンドープ アモルファスシリコン層5およびコンタクト層6を形成 する。さらに、ゲート絶縁膜4に、ゲート電極2とのち に形成されるゲート配線とを電気的に接続するための第 1のコンタクトホール12、およびソース配線3とのち に形成されるソース電極とを電気的に接続するための第 2のコンタクトホール13が形成される。そして、アル は、絶縁性基板上に堆積された高融点金属膜がパターニ 20 ミニウムからなる単層膜またはアルミニウムの層を含む 多層膜を形成しパターニングして、ゲート配線7a、7 b、ソース電極8およびドレイン電極9を形成する。前 記アルミニウムの層を含む多層膜の例としては、絶縁性 基板1側からアルミニウムおよびクロムが順次堆積され てなる多層膜、または絶縁性基板1側からアルミニウ ム、クロムおよびアルミニウムが順次堆積されてなる多 層膜などがある。そののち、コンタクト層6のうち、ソ ース電極8およびドレイン電極9ノンドープアモルファ スシリコン層5とのチャネル部として必要な部分以外を 除去したのち、保護膜10を形成する。なお、保護膜1 0は、絶縁性を有する無機化合物および有機化合物のう ちの1つからなる単層膜、または無機化合物および有機 化合物からなる多層膜である。無機化合物の例として は、酸化シリコンまたはチッ化シリコンがあり、有機化 合物の例としては、アクリル系の有機化合物がある。つ いで、ドレイン電極9とのちに形成される画素電極とを 電気的に接続するための第3のコンタクトホール14を 保護膜10に形成する。最後に、画素電極11を形成す る。図示されているように、保持容量を形成するため に、画素電極11の一部は、前段のゲート配線であるゲ ート配線7bの一部にオーバーラップしている。

> 【0023】なお、本実施の形態においては、チャネル エッチ型TFTを用いて形成されたTFTアレイ基板に ついて述べたが、チャネル保護型TFTを用いることも 可能である。

> 【0024】前述のような方法で形成されたTFTアレ イ基板は、ゲート配線がアルミニウムを用いて形成でき るので、ゲート配線を低抵抗化することができ、大画面 で髙精細な液晶表示装置を表示ムラ無く形成できる。

> 【0025】実施の形態2. つぎに、図面を参照しなが

Q

ら本発明のTFTアレイ基板の実施の形態2について説明する。図5は、本発明のTFTアレイ基板の他の実施の形態を示す平面説明図である。図6は、図5のD-D線断面を示す説明図であり、ソース配線の断面が示されている。図5および図6において、図1~図4と同一の部分は同じ符号を用いて示した。なお、図5には、絶縁性基板1、ゲート絶縁膜4、コンタクト層6、保護膜10は示されていない。

【0026】本実施の形態のTFTアレイ基板においては、保持容量を形成するために、画素電極11の一部が、ソース配線3の一部にオーバーラップしている。その他の部分については、実施の形態1に示されるTFTアレイ基板と同様の構造を有する。画素電極11をソース配線3にオーバーラップさせることにより、ソース配線3にプラックマトリクスとしての機能をもたせることができる。

【0027】本実施の形態のTFTアレイ基板は、画素電極11と、ブラックマトリクスとして機能するソース配線3とのあいだに形成される絶縁膜が、ゲート絶縁膜2と保護膜10との2層であるため、画素電極11とソ20示す平面説明図である。ース配線3とのあいだの容量が低減できる。したがって、ソース配線3に入力されるソース信号の電圧が変動で、ソース配線3に入力されるソース信号の電圧が変動である。とにより生じる画素電極の電位の変化を抑制で図である。

(図3】図1のB-B8 (図4】図1のC-C8 (図5】本発明のTFT (図5】本発明のTFT (図6】図5のD-D (図7】従来のTFT (図7】従来のTFT (図7】である。

【0028】本発明において、ソース配線およびゲート 電極は高融点金属膜を用いて形成される。高融点金属膜 の材料は、クロム、モリブデン、アルミニウム、タンタ ルおよびタングステンのうちの少なくとも1つであるこ とが、のちに行なわれる製造工程における熱履歴による 変質およびヒルロックの発生を防止できるため好まし い。さらに、前記ゲート配線、ソース電極およびドレイ ン電極が低抵抗金属たるアルミニウムを含む合金(たと えば、アルミニウム、シリコンおよび銅からなる合金ま たはアルミニウムおよびモリブデンからなる合金など) からなる単層膜を用いて形成されることが、ゲート配 線、ソース電極およびドレイン電極を低抵抗化できるた め好ましい。また、ゲート配線、ソース電極およびドレ イン電極が、クロム、モリブデン、タンタルおよびタン グステンのうちの少なくとも1つ、ならびにアルミニウ ムからなる多層膜を用いて形成されてもよい。

[0029]

【発明の効果】本発明によれば、TFTアレイ基板の製造工程にゲート配線を陽極酸化膜で覆う工程などを追加することなく、ゲート配線を低抵抗化でき、大画面で高精細の液晶表示装置における輝度傾斜を低減できる。

【0030】また、ソース配線にブラックマトリクスとしての機能をもたせたばあいにおいても、画素電極とソース配線とのあいだに形成される絶縁膜が、ゲート絶縁膜と保護膜との2層であるため、画素電極とソース配線とのあいだの容量が低減できる。したがって、ソース配のは入力されるソース信号の電圧が変動することにより生じる画素電極の電位の変化を抑制でき、液晶表示装置の表示品質を改善できる。

【図面の簡単な説明】

【図1】本発明のTFTアレイ基板の一実施の形態を示す平面説明図である。

【図2】図1のA-A線断面を示す説明図である。

【図3】図1のB-B線断面を示す説明図である。

【図4】図1のC-C線断面を示す説明図である。

【図5】本発明のTFTアレイ基板の他の実施の形態を 示す平面説明図である。

【図6】図5のD-D線断面を示す説明図である。

【図7】従来のTFTアレイ基板の一例を示す平面説明図である。

【図8】図7のE-E線断面を示す説明図である。


【図9】図7のF-F線断面を示す説明図である。

【符号の説明】


- 1 絶縁性基板
- ゲート電極
 ソース配線
- 30 4 ゲート絶縁膜
 - 5 ノンドープアモルファスシリコン層
 - 6 コンタクト層


7 a、7 b ゲート配線


- 8 ソース電極
- 9 ドレイン電極
- 10 保護膜
- 11 画素電極
- 12 第1のコンタクトホール
- 13 第2のコンタクトホール
- 40 14 第3のコンタクトホール




【図2】











【図7】





フロントページの続き

(51) Int. Cl. 4

識別記号

FΙ H01L 29/78 627C

THIS PAGE BLANK (USPTO)